■授業内容と方法 |
現在のデジタル社会を支えるコンピュータ、インターネット、通信等すべての電子機器を構成する基本部品であるデジタル集積回路の設計方法を習得する。コンピュータ上で行われるすべての演算は基本的に’1’か’0’の2進数による演算であり、簡単なデジタル回路を高度に組み合わせることによって実現される。講義計画の前半では基本素子とブール代数、カルノー図等による組み合わせ回路の設計。講義計画の後半では今主流である同期方式の順序回路を中心に学習し、実用性の高い知識の習得を目指す。また、集積回路製造技術としては現在主流であるCMOS技術のみを取り扱う。。
|
■達成目標 |
【専門性H-2】デジタル回路に関する専門用語および応用範囲を理解し、真理値表・ブール代数・カルノー図をもちいて組み合わせ回路および順序回路を設計できる。 【実践性F-1】組み合わせ回路の代表として簡単なALUを設計できる。 【創造性G-3】順序回路を用いて、任意の仕様のカウンターを最適に設計できる。
|
■評価基準と評価方法 |
課題(20%),中間試験(40%),期末試験(40%)によって評価する.
|
■履修条件 |
なし
|
■授業計画 |
第1回(4/15) 概要と登録 第2回(4/22) デジタル計算の復習(2進/8進/16進、ビット/バイト、補数、加算/乗算) 第3回(5/6) 基本論理回路(AND/OR/NOT)、論理式、真理値表、ブール代数 第4回(5/13) 他の基本回路(EXOR/多数決論理/加法標準形/乗法標準形/NAND/NOR) 第5回(5/20) カルノー図による簡単化 第6回(5/27) 加算器等の設計、組み合わせ禁止 第7回(6/3) 簡単な4ビットALUの設計・過去の中間テスト問題配布 第8回補習(6/5土)2時限 組み合わせ回路復習・過去の中間テスト問題解説 第9回(6/10) 中間試験 第10回(6/17) CMOS集積回路基礎(構造、プロセス、MOSFET) 第11回(7/15) ラッチとフリップフロップ(教科書と異なる定義) 第12回(7/22) 状態遷移図、状態遷移マシン 第13回補習(7/24土) 1-2時限 単純なカウンター設計・複雑なカウンター設計 第14回(7/29) パイプライン 第15回(8/5) 期末試験
|
■事前・事後学習 |
|
■教科書 |
ISBN |
VHDLで学ぶディジタル回路設計、吉田たけお、尾知博 CQ出版社
|
4789833593 |
|
■参考書 |
ISBN |
ディジタル電子回路、藤井信生著 昭晃堂
|
4785611561 |
|
■備考(メッセージ) |
ニュースグループ ura.ie.classes.digital-kairo
|
■オフィスアワー |
月14:30-15:30、木10:10-11:10、随時メイルで気軽に質問をしてください。
|
■メールアドレス |
wada@ie.u-ryukyu.ac.jp
|
■URL |
http://www.ie.u-ryukyu.ac.jp/~wada/lecture.html
|