１） 上記２つのファイルを用いて、動作シミュレーションを行う。
注意事項
# run
だけ実行すると、CLKがあるような回路ではシミュレーションがとまらなくなる。
シミュレーションを止めるには
Execute -> interrupt もしくは Intrボタンを押す。
# run 時間
を使用するのが良い！
２） fsm21を最小面積、最小サイクル時間で回路合成を行う。
１） fsm21.vhdに対して、UP なるコントロール入力ピンを追加して、上記FSMをVHDLにて記述せよ。
２） test_fsm21.vhdを参考に、テストベクトルファイルを作成し、上記図のすべての矢印の遷移を確認する。
３） VSSシミュレータにて動作を確認し、動作波形を求めよ。
CLK, RESET, Control, UP, Y そして状態変数（ST1，ST0など）をモニターすること。
４） 面積最小の回路を合成し、そのサイクル時間を求めよ。
５） 最小のサイクル時間で動作する回路を合成し、その最小サイクル時間を求めよ。
以下のものを含むレポートを提出する。
１）作成した回路のVHDL記述
２）作成したテストベンチのVHDL記述
３）動作波形
４）面積最小合成時の回路図、面積、最小サイクル時間
５）最小サイクル時間合成時の回路図、面積、最小サイクル時間
以上