/net/home/teacher/wada/public_html/cadpub/comb.vhd
/net/home/teacher/wada/public_html/cadpub/test_comb.vhd
にもファイルがある。
１） 作業ディレクトリに、上記２つのファイルをコピーする。
２） VHDLアナライザ(vhdlan)で組み合わせ回路をコンパイルする。
% vhdlan comb.vhd
エラーメッセージ等があればエラーを修正して、再コンパイルする。
コンパイル後に、.sim, .mra 等のファイルができるので確認する。
３） テストベンチファイル test_comb.vhdの内容を理解し、コンパイルする。
% vhdlan test_comb.vhd
このファイルの後部にコンフィギュレーションも含まれている。
＊＊＊＊＊＊ 以上でシミュレーションの準備は終了 ＊＊＊＊＊
４） Sciroccoコンパイラを用いて、シミュレーション実行ファイル scsim を作成する。コンパイラの引数は、テストベンチで宣言したコンフィギュレーション名を用いる。
% scs CFG_COMB
グラフィカルなツールが起動される。
５） VHDLシミュレータ Sciroco を起動する。
% scirocco
６） A, B, C, F, G信号を観測する。
１） comb.vhdの回路合成を行う
２） 合成された回路の、面積、クリテイカルパスの遅延時間とその経路を調べる。
３） 速度最小で再回路合成する。
４） 合成された回路の、面積、クリテイカルパスの遅延時間とその経路を調べる。
下記の内容を含むレポートを提出する。
| inputs | outputs | ||||||||
| En | A2 | A1 | A0 | Y5 | Y4 | Y3 | Y2 | Y1 | Y0 |
| 0 | X | X | X | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
/net/home/teacher/wada/public_html/cadpub/3_6dec.vhd
/net/home/teacher/wada/public_html/cadpub/test_3_6dec.vhd
にもファイルがある。
１） comb.vhdの回路合成を行う
２） 合成された回路の、面積、クリテイカルパスの遅延時間とその経路を調べる。
３） 速度最小で再回路合成する。
４） 合成された回路の、面積、クリテイカルパスの遅延時間とその経路を調べる。
下記の内容を含むレポートを提出する。