和田　知久の経歴

１９８３年３月 大阪大学工学部電子工学科卒業
１９９２年１月 米国・スタンフォード大学電気工学科修士課程修了

コンピュータハードウエア専攻

１９９４年１２月 大阪大学工学博士学位取得

「MOSスタティックRAMの高速化に関する研究」

1983/4-1990/7 三菱電機において下記の設計開発に従事
  1. 64Kbit CMOS SRAM（低消費型）
  2. 256Kbit CMOS SRAM（低消費型)
  3. 256Kbit CMOS SRAM（高速型）
  4. 1Mbit CMOS SRAM（低消費型）、ISSCC87にて発表
  5. 1Mbit CMOS SRAM（高速型)、 ISSCC88にて発表
  6. 256Kbit BiCMOS SRAM
1990/7-1992/1 米国スタンフォード大学電気工学科マスターコースに在籍し、以下を勉学
  • 専攻：コンピュータH/W　（RISCコンピュータ）
  • コンピュータキャッシュ（IEEEに論文発表）
  • MOSデジタル回路　＆　システム
  • MOSアナログ回路
  • バイポーラアナログ回路
1992/1-1995/12 三菱電機において以下のCache用途向け高速メモリの開発に従事

（インテル社対応の技術リーダーを務める）

  1. Pentium PRO対応Cache SRAM
  2. Pentium対応66MHzパイプラインドバーストSRAM
  3. PentiumII対応高速SRAMコア
1995/1-1996/5 三菱電機においてPC向け3Dグラフィックス用レンダリングコントローラASICの開発に従事
  • 米国Evans&Sutherland社にて、PCIカード設計、OpenGLによるデバッグ
1996/6-1997/7 三菱電機においてFlashメモリ用リファレンス回路、高電圧発生回路設計に従事

三菱電機において１．５V動作低電圧SRAMの開発に従事

1997/7-1999/4 三菱電機においてPentiumIII対応の300MHzパイプラインドバーストSRAM開発リーダー、ISSCC99にて発表

　 Pentium!!!　　 300MHz Cache

1999/5 琉球大学工学部情報工学科　助教授、システムオンチップ設計専攻
2001/4 琉球大学工学部情報工学科　教授
1997/4-1999/3 IEEE International Solid-State Circuit Conference Far East Committee Member
2000/4- Asia pacific-DAC University LSI Design Contest Committee Member
2001/1- 日本学術振興会・超集積化デバイス･システム第165委員会　委員
2002/4-2003/3 Asia pacific-DAC University LSI Design Contest Chairman
2001/3- 半導体設計ベンチャー（株）マグナデザインネット・チーフサイエンィスト
2002/4- 沖縄県振興開発審議会　情報通信部会委員
2002/4/1- 北陸先端科学技術大学院大学　教授（併任）、先端科学技術調査センター