

H24年度 計算機アーキテクチャ 中間試験 H24年12月28日

問題は4問、解答は解答用紙に記入すること。教科書・ノート持ち込み可能、PC持ち込み不可。

1) (30点) 教科書のマシン用に対応したアセンブラーコードを以下に示す。また、すべての変数は32ビットとし、主記憶2000番地の値は3、主記憶2004番地の値は2とする。以下の問いに答えよ。参考までに一部の命令の説明も以下に示す。

区分	命令	アセンブラ例	例の意味	備考
算術演算	add	add R1,R2,R3	$R1 \leftarrow R2 + R3$	加算
	subtract	sub R1,R2,R3	$R1 \leftarrow R2 - R3$	減算
論理演算	and	and R1,R2,R3	$R1 \leftarrow R2 \text{ and } R3$	各ビットごとにAND
	or	or R1,R2,R3	$R1 \leftarrow R2 \text{ or } R3$	各ビットごとにOR
データ転送	load word	lw R1, 100(R2)	$R1 \leftarrow \text{メモリ}[R2+100]$	主記憶からレジスタへの転送
	store word	sw R1, 100(R2)	$\text{メモリ}[R2+100] \leftarrow R1$	レジスタから主記憶への転送
条件分岐	branch on equal	beq R1,R2,12	if (R1=R2) go to PC+4+12	等しい時にPC相対分岐
	set on less than	slt R1,R2,R3	if (R2<R3) R1<=1 else R1<=0	R2<R3の時に、R1=1, さもなければR1=0
無条件ジャンプ	jump	j 2500	Jump to 2500番地	絶対アドレスジャンプ

[アセンブラコード]

```

LW  R5, 2004(R0)  --①
LW  R1, 2000(R0)  --②
ADD  R3, R0, R0    --③
LOOP1: SW  R3, 2012(R0)  --④
      SLT R6, R3, R1    --⑤
      BEQ R6, R0, +8    --⑥
      ADD R3, R3, R5    --⑦
      J   LOOP1         --⑧
      ADD R0, R0, R0    --⑨
    
```

1-1) アセンブラーコード①の 2004(R0)は R0の値+2004でメモリアドレスを計算していますが、このようなアドレッシング方式の名称は何か。(5点)

1-2) アセンブラーコード①、②のロード命令はどのような動作を行っているか説明せよ。(5点)

1-3) 教科書4.1.2に示される4段パイプライン(Fステージ、Dステージ、Eステージ、Wステージ)にて上記アセンブラーコードを実行する。構造ハザードは発生せず、教科書図4.6に示されるデータハザードと教科書図4.11に示されるコントロールハザードが発生するとして、パイプライン動作図を作成せよ。ただし⑦のbeq命令は分岐予測なしとする。(10点)

1-4) 上記1-3)のパイプライン動作図において、⑥のBEQ命令でのコントロールハザード短縮のため教科書図4.14に示される2ビット予測器を用いたとする。2ビット予測器の初期値は"00"であると仮定すると、何サイクルの短縮になるか(5点)

1-5) 1-4)の2ビット予測器の値は、命令⑨が実行されるときに、どのような値になるか?

2) (5点x4=20点) あるプロセッサの実行を、4段パイプライン(Fステージ、Dステージ、Eステージ、Wステージ)に分割した場合のそれぞれのステージの実行時間が10ns, 15ns, 15ns, 20nsであったとする。


2-1) ノンパイプラインマシンでは1命令実行するのに何nsの時間がかかるか。

2-2) このノンパイプラインマシンの性能をMIPSであらわすといくらか。

2-3) パイプラインマシンでは1クロックサイクルで1つのステージの処理を実行し、4サイクルでひとつの命令の処理完了をする。パイプラインマシンの最小クロックサイクル時間はいくらか。ただし、クロック信号やパイプラインレジスタ等の遅延は無視できず、最小サイクル時間は最も時間のかかるステージの処理時間より2ns大きくなるとする。

2-4) 分岐命令などでパイプラインの動作が乱れないとすると、このパイプラインマシンの性能をMIPSであらわすといくらか。

3) (10点×2=20点) 問1の9行のアセンブラーコードがMain Memoryの1000番地から1035番地に記憶されていたとする。また、1)と同様に、主記憶2000番地の値は3、主記憶2004番地の値は2とする。ループ実行1回目のアセンブラーコード⑥BEQ命令実行時と、⑦ADD命令実行時のデータの流を矢印で、メモリやレジスタファイル内の数値や内容をできる範囲で記入せよ。



4) (5点×6=30点) 以下の各問いに答えよ。

4-1) 教科書の図3.3を参考にして、①LW命令のアセンブラーコードを32ビットの2進数で表現せよ。ただし、各フィールドを分割して見やすく示せ。

4-2) 問1)のアセンブラーコードが、問3)のように主記憶に格納されている場合、アセンブラーコード⑧の“J LOOP1”のLOOP1に入る実際の数値はいくらか？

4-3) スタックというデータ領域が必要な理由を説明せよ。

4-4) JUMPやBRANCHのような分岐命令では、パイプラインの動作が乱れるコントロールハザードが発生しやすい。この対策法を説明せよ。

4-5) 教科書図2.4に種々の半導体メモリの表があるが、ひとつの半導体メモリを表から選び、そのメモリが使用されている身近な製品の例をあげよ。

4-6) 教科書図3.2のI型命令フォーマットの右端のフィールドには、imm/dpl(16bit)なる記載があるが、このimm/dplとは何か、どのように使い分けられているのか？