


問題は5問、解答は解答用紙に記入すること。  
教科書・ノート持ち込み可能、PC持ち込み不可。

1) (3点X6=18点) 以下の仮想アドレスから物理アドレスを生成するブロック図を参考に、下記文章の穴埋めを行え。

仮想記憶方式を用いるコンピュータシステムで、32ビットの仮想アドレス空間を用いてプログラムが実行されている。しかし、実際のハードウェアシステムでは設計の関係で、28ビットの物理アドレスのメモリ空間をサポートしていると仮定する。

ページサイズを1Mバイトとすると、ページ内オフセットは( ① )ビットであり、仮想ページアドレスは( ② )ビット、物理アドレスページは( ③ )ビットである。このアドレス変換を行う回路ブロックで、バリッドビットは各エントリーあたり1ビットで、エントリー数は64とすると、以下の図のメモリ領域の総容量は( ④ )ビットである。このようなアドレス変換の専用のキャッシュ機能は( ⑤ )と呼ばれる。仮想ページアドレスがタグと一致しないと、大きなオーバーヘッド(遅延)が必要となるので、エントリーの場所によらず最もフレキシブルに変換テーブルを記憶できる( ⑥ )と呼ばれる方式になっている場合が多い。



2) (6点X2=12点)

全命令でロード・ストア命令の占める割合が30%とし、キャッシュミス率とミスペナルティが以下の時、事例1のキャッシュミス率0の場合と比較して、事例2と3の実行時間の相対比はいくらか？ただし、命令フェッチでのキャッシュミスは無視できるとする。

事例	ミス率	ミスペナルティ	実行時間相対値
事例1	0	-	1.0
事例2	0.05	20	①
事例3	0.15	10	②

3) (10点) 以下の各問いに答えよ。

無線LANを通じて、Youtubeサーバーから動画ストリームデータをダウンロードし、CPUが画像処理を行う場合を想定する。このとき、大量のデータを周辺装置である無線LANデバイスから、メインメモリに転送する必要があるが、CPUは画像関連の計算でも大変仕事が多い。このような周辺装置との大量データがある場合のシステムの性能の向上にはどのようなアプローチが可能か？ 例を挙げて説明せよ。


4) (30点) 仮想メモリアドレス空間が32ビット、物理メモリアドレス空間が28ビットのコンピュータに対して、以下の図で示す直列型物理アドレスキャッシュと並列型物理アドレスキャッシュを設計して性能を比較する。以下の問いに答えよ。

4-1) (12点) キャッシュはデータ部の容量が1MByteのダイレクトマップ型キャッシュで、ブロック(ライン)サイズは256Byteとすると、タグ、インデックス、オフセットのビット数はいくらか？

4-2) (4点) このキャッシュメモリのTAG部のメモリ容量はいくらか？ ただし、各キャッシュブロック(ライン)に1ビットのVALIDビットがあるとする。

4-3) (6点) キャッシュを構成する回路ブロックが以下の遅延時間をもつとして、直列型物理アドレスキャッシュと並列型物理アドレスキャッシュの最悪の動作速度はいくらか？最悪とは、仮想メモリアドレスが与えられてから、HIT/MISSが決まる時間とデータ出力する時間の遅い方とする。TLB=14ns, TAGメモリ=10ns, 比較回路=3ns, DATAメモリ=15ns, マルチプレクサ=1ns, その他の部分の遅延は無視する。

4-4) (8点) 上記キャッシュを用いて最小のページサイズをもつ並列物理アドレスキャッシュを構成するときのページサイズはいくらか？また、その時の仮想ページアドレスは何ビットか？



5) (5点X6=30点) 以下の各問いに答えよ。

5-1) 整数を用いた計算を実行中に、オーバーフローが発生した。このとき、オーバーフローの発生とそのプログラムが中止されたというメッセージがディスプレイに表示された。オーバーフロー発生から表示までのメカニズムを説明せよ。

5-2) 仮想記憶システムを用いると、大きなプログラムもHDDのような外部記憶を用いて実行することができる。いざ、実行すると突然、HDDのアクセスが始まりプログラム実行が非常に遅くなった。なぜ、実行が非常に遅くなったのか説明せよ。

5-3) スマフォで、ディスプレイ表面をタッチすることで、画像スクロールしたり敏速な動作が実現されている。敏速なこのようなユーザインターフェースを実現するために重要な技術を説明せよ。

5-4) ページフォルト時はOS(カーネルプログラム)が起動されるが、キャッシュミス時にはOSは起動されない。その理由は何か？

5-5) 命令レベルのデータ依存性を減らすための、静的最適化の手法を述べよ。

5-6) 1サイクルあたりの命令実行数を2とかの並列実行を実現する方式として、VLIWとスーパースケラ方式があるが、過去にコンパイルされた実行コードを使用する観点と、ハードウェア設計の観点から、2方式の比較を行え。

学籍番号: \_\_\_\_\_

名前: \_\_\_\_\_;

1-① ( \_\_\_\_\_ )

1-② ( \_\_\_\_\_ )

1-③ ( \_\_\_\_\_ )

1-④ ( \_\_\_\_\_ )

1-⑤ ( \_\_\_\_\_ )

1-⑥ ( \_\_\_\_\_ )

2-① ( \_\_\_\_\_ )

2-② ( \_\_\_\_\_ )

3)

4-1)

4-2)

4-3)

4-4)

5-1)

5-2)

5-3)

5-4)

5-5)

5-6)