送信機: transmitter.vhd
エラーカウント機： errorcnt.vhd
全体シミュレーション： test_dcc21.vhd
設計すべき受信機のテンプレート： receiver.vhd
なるＶＨＤＬ記述を用いて以下の送信機の出力信号波形を確かめよ！
以下の４つの場合の、ＳＢ（ｘ）をＧ（ｘ）で割った余り多項式Ｓ（ｘ）を回路により求めよ。
----(2)
----(5)
---(10)
| 場合１ | - | u10 0 |
u9 0 |
u8 0 |
u7 0 |
u6 0 |
u5 0 |
u4 0 |
u3 0 |
u2 0 |
u1 0 |
u0 1 |
r9 0 |
r8 0 |
r7 1 |
r6 1 |
r5 0 |
r4 1 |
r3 0 |
r2 1 |
r1 0 |
r0 1 |
| 場合２ | - | u10 1 |
u9 0 |
u8 0 |
u7 0 |
u6 0 |
u5 0 |
u4 0 |
u3 0 |
u2 0 |
u1 0 |
u0 1 |
r9 0 |
r8 0 |
r7 1 |
r6 1 |
r5 0 |
r4 1 |
r3 0 |
r2 1 |
r1 0 |
r0 1 |
| 場合３ | - | u10 1 |
u9 1 |
u8 1 |
u7 1 |
u6 1 |
u5 1 |
u4 1 |
u3 1 |
u2 1 |
u1 1 |
u0 1 |
r9 0 |
r8 0 |
r7 0 |
r6 1 |
r5 0 |
r4 0 |
r3 1 |
r2 1 |
r1 0 |
r0 0 |
| 場合４ | - | u10 0 |
u9 1 |
u8 1 |
u7 1 |
u6 1 |
u5 1 |
u4 1 |
u3 1 |
u2 1 |
u1 1 |
u0 1 |
r9 0 |
r8 0 |
r7 0 |
r6 1 |
r5 0 |
r4 0 |
r3 1 |
r2 1 |
r1 0 |
r0 0 |
以下のものを含むレポートを提出する。
１）作成した回路のVHDL記述
２）作成したテストベンチのVHDL記述
３）動作波形
４）面積最小合成時の回路図、面積、最小サイクル時間
５）最小サイクル時間合成時の回路図、面積、最小サイクル時間
以上