4入力のカルノー図
4変数のカルノー図 |
教科書P102の例題
f(A,B,C,D) = A・B・C'・D' + A'・B'・C'・D + A・B'・C'・D + A'・B'・C・D +
A'・B・C・D +
A・B・C・D + A'・B'・C・D' + A'・B・C・D'
を簡単化する。以前やった、ブール式の性質だけでは難しそうでが、
カルノー図でやると以下のようになります。
4変数のカルノー図 | 隣接する2n個(1,2,4、...) の’1’をグループ化する |
ということで、
f(A,B,C,D) = A・B・C'・D' + B'・C'・D + A'・C + B・C・D
と簡単化される。回路図は以下のようになる。
簡単化したあとの回路図 | NAND,NOR,NOTを使って トランジスタ数を減らすと、 |
トランジスタ数は 2*4 + 10 + 2*8 + 6 + 10 = 50 |
トランジスタ数は 2*4 + 8 + 2*6 + 4 + 8 = 40 |
教科書P108の例題
4変数のカルノー図 | 隣接する2n個(1,2,4、...) の’1’をグループ化する |
ということで、f(A,B,C,D) = A'・B・C' + D + A・C
と簡単化される。回路図は以下のようになる。
簡単化したあとの回路図 | NAND,NOR,NOTを使って トランジスタ数を減らすと、 |
トランジスタ数は 2*2 + 8 + 6 + 8 = 26 |
トランジスタ数は 3*2 + 6 + 4 + 6 = 22 |
(1)半加算器(教科書4.4.1)
半加算器の真理値表 | 半加算器のシンボル | ||||
入力A | 入力B | 桁上がり 出力CO |
和 出力S |
||
0 | 0 | 0 | 0 | ||
0 | 1 | 0 | 1 | ||
1 | 0 | 0 | 1 | ||
1 | 1 | 1 | 0 |
(2)全加算器
全加算器の真理値表 | 全加算器のシンボル | |||||
入力A | 入力B | 入力C | 桁上がり 出力CO |
和 出力S |
||
0 | 0 | 0 | 0 | 0 | ||
0 | 0 | 1 | 0 | 1 | ||
0 | 1 | 0 | 0 | 1 | ||
0 | 1 | 1 | 1 | 0 | ||
1 | 0 | 0 | 0 | 1 | ||
1 | 0 | 1 | 1 | 0 | ||
1 | 1 | 0 | 1 | 0 | ||
1 | 1 | 1 | 1 | 1 |
(3)マルチプレクサ
選択制御信号Sが’0’でAを出力、’1’でBを出力
2入力1出力マルチプレクサの真理値表 | 2入力1出力マルチプレクサのシンボル | ||||
入力S | 入力A | 入力B | 出力Y | ||
0 | 0 | 0 | 0 | ||
0 | 0 | 1 | 0 | ||
0 | 1 | 0 | 1 | ||
0 | 1 | 1 | 1 | ||
1 | 0 | 0 | 0 | ||
1 | 0 | 1 | 1 | ||
1 | 1 | 0 | 0 | ||
1 | 1 | 1 | 1 |
(4)デマルチプレクサ
選択制御信号Sが’0’で入力をXに出力、’1’で入力をYに出力
1入力2出力デマルチプレクサの真理値表 | 1入力2出力デマルチプレクサのシンボル | ||||
入力S | 入力A | 出力X | 出力Y | ||
0 | 0 | 0 | 0 | ||
0 | 1 | 1 | 0 | ||
1 | 0 | 0 | 0 | ||
1 | 1 | 0 | 1 |
宿題5 学籍番号 名前 日付 を書いて 提出すること。
(注意:回路を設計する場合、特に明記しないが、なるべく少ないゲート数で実現せよ。)
1)教科書4章演習問題 4.2(vi)をカルノー図を用いてブール式を簡単化せよ。
f = A'・B'・C'・D' + A'・B・C'・D + A・B・C・D + A・B'・C'・D
+ A'・B'・C・D' + A・B・C'・D
+ A'・B・C・D + A・B'・C・D
2)教科書4章演習問題 4.3 前問でA'・Dが禁止項の場合、fはどのように簡単化されるか示せ。
3)上記2)の論理関数fを回路図を実現せよ。(なるべく少ないトランジスタ数で実現せよ。)
また、そのときのトランジスタ数はいくつか?
4)教科書4章演習問題 4.6 (P120)
この時、2進数AのMSBをA1、LSBをA0、BのMSBをB1、LSBをB0とせよ。
5)上記1)の論理関数の回路図をなるべく少ないトランジスタ数で実現せよ。
また、そのときのトランジスタ数はいくつか?
6)教科書4章演習問題 4.7 (P120)
この時、2進数AのMSBをA1、LSBをA0、BのMSBをB1、LSBをB0とせよ。
7)上記3)の論理関数の回路図をなるべく少ないトランジスタ数で実現せよ。
また、そのときのトランジスタ数はいくつか?
8)講義で示した2入力1出力マルチプレクサをなるべく少ないトランジスタ数で回路を実現せよ。
また、そのときのトランジスタ数はいくつか?
9)半加算器と全加算器を用いて、4ビットの数A=(A3,A2,A1,A0)、B=(B3,B2,B1,B0)の加算器を設計せよ。
半加算器と全加算器として、下記のシンボルをもちいよ。
以上