ディジタル回路


科 目
ディジタル回路
区 分
選択
科目番号
情251
開設学期
二年前期
曜日・時限
木曜日 ・ 4時限目
単位数
２ 単位 (2-0)
担当者名
和田知久 ( 教官室 ： 工1-605)
メールアドレス
wada@ie.u-ryukyu.ac.jp

授業内容
現在のデジタル社会を支えるコンピュータ、インターネット、通信等すべての電子機器を構成する基本部品であるデジタル集積回路の設計方法を習得する。コンピュータ上で行われるすべての演算は基本的に’１’か’０’の２進数による演算であり、簡単なデジタル回路を高度に組み合わせることによって実現される。講義計画の前半では基本素子とブール代数、カルノー図等による組み合わせ回路の設計。講義計画の後半では今主流である同期方式の順序回路を中心に学習し、実用性の高い知識の習得を目指す。また、集積回路製造技術としては現在主流であるＣＭＯＳ技術のみを取り扱う。
教科書
ディジタル電子回路、藤井信生著　昭晃堂

学習・教育目標
○真理値表・ブール代数・カルノー図をもちいて組み合わせ回路および順序回路を設計できる（専門性）
○組み合わせ回路の代表として簡単なＡＬＵを設計できる（実践性)
○順序回路を用いて、任意の仕様のカウンターを最適に設計できる（創造性）
評価方法
課題(20%)，中間試験(40%)，期末試験(40%)によって評価する．

授業計画
内 容
第1回目
概要と登録
第2回目
デジタル計算の復習（２進/８進/１６進、ビット/バイト、補数、加算/乗算）
第3回目
基本論理回路（AND/OR/NOT）、論理式、真理値表、ブール代数
第4回目
他の基本回路（EXOR/多数決論理/加法標準形/乗法標準形/NAND/NOR）
第5回目
カルノー図による簡単化
第6回目
加算器等の設計、組み合わせ禁止
第7回目
簡単な４ビットＡＬＵの設計
第8回目
中間試験
第9回目
CMOS集積回路基礎（構造、プロセス、ＭＯＳＦＥＴ、ファンイン/ファンアウト）
第10回目
ラッチとフリップフロップ（教科書と異なる定義）
第11回目
状態遷移図、状態遷移マシン
第12回目
単純なカウンター設計
第13回目
複雑なカウンター設計
第14回目
パイプライン
第15回目
期末試験

履修条件
なし
オフィスアワー
水曜日(17:00-18:00),　随時メイルで気軽に質問をしてください。
参考書
VHDLで学ぶディジタル回路設計、吉田たけお、尾知博　ＣＱ出版社
ニュースグループ
ura.ie.classes.digital-kairo
URL
http://www.ie.u-ryukyu.ac.jp/~wada/lecture.html