カルノー図の続きと基本機能ブロック


カルノー図による論理関数の簡単化(続き)

4入力のカルノー図

4変数のカルノー図

例題

f(A,B,C,D) = A・B・C'・D' + A'・B'・C'・D + A・B'・C'・D + A'・B'・C・D +
A'・B・C・D + A・B・C・D + A'・B'・C・D' + A'・B・C・D'

を簡単化する。以前やった、ブール式の性質だけでは難しそうでが、
カルノー図でやると以下のようになります。

4変数のカルノー図 隣接する2n個(1,2,4、...)
の’1’をグループ化する

ということで、

f(A,B,C,D) = A・B・C'・D' + B'・C'・D + A'・C + B・C・D

と簡単化される。回路図は以下のようになる。

簡単化したあとの回路図 NAND,NOR,NOTを使って
トランジスタ数を減らすと、
トランジスタ数は
2*4 + 10 + 2*8 + 6 + 10 = 50
トランジスタ数は
2*4 + 8 + 2*6 + 4 + 8 = 40

 

禁止項を利用した簡単化

例題

4変数のカルノー図 隣接する2n個(1,2,4、...)
の’1’をグループ化する

ということで、f(A,B,C,D) = A'・B・C' + D + A・C

と簡単化される。回路図は以下のようになる。

簡単化したあとの回路図 NAND,NOR,NOTを使って
トランジスタ数を減らすと、
トランジスタ数は
2*2 + 8 + 6 + 8 = 26
トランジスタ数は
3*2 + 6 + 4 + 6 = 22

基本的な組み合わせ回路

(1)半加算器(教科書4.4.1)

半加算器の真理値表 半加算器のシンボル
入力A 入力B   桁上がり
出力CO

出力S
 
 
 
 

(2)全加算器

全加算器の真理値表 全加算器のシンボル
入力A 入力B 入力C   桁上がり
出力CO

出力S
 
 
 
 
 
 
 
 

(3)マルチプレクサ

選択制御信号Sが’0’でAを出力、’1’でBを出力

2入力1出力マルチプレクサの真理値表 2入力1出力マルチプレクサのシンボル
入力S 入力A 入力B   出力Y
 
 
 
 
 
 
 
 

(4)デマルチプレクサ

選択制御信号Sが’0’で入力をXに出力、’1’で入力をYに出力

1入力2出力デマルチプレクサの真理値表 1入力2出力デマルチプレクサのシンボル
入力S 入力A   出力X 出力Y
 
 
 
 

 

 


宿題4  学籍番号 名前 日付 を書いて 提出すること。

(注意:回路を設計する場合、特に明記しないが、なるべく少ないゲート数で実現せよ。)

A) A・(A' + B) = A・B をブール代数の性質をもちいて証明せよ。

(ヒント:これはめちゃ簡単!)

B) (A・B + A'・B')' = A・B' + A'・B をブール代数の性質をもちいて証明せよ。

(ヒント:ドモルガンの定理を用いる)

C)以下の真理値表をカルノー図で表し、隣接する1があれば○で囲み、その結果より出力関数fのブール式を求めよ。

???の真理値表
入力A 入力B 出力f(A、B)

 

1)以下をカルノー図を用いてブール式を簡単化せよ。

f = A'・B'・C'・D' + A'・B・C'・D + A・B・C・D + A・B'・C'・D
+ A'・B'・C・D' + A・B・C'・D + A'・B・C・D + A・B'・C・D

2)前問でA'・Dが禁止項の場合、fはどのように簡単化されるか示せ。

3)上記2)の論理関数fを回路図を実現せよ。(なるべく少ないトランジスタ数で実現せよ。)
また、そのときのトランジスタ数はいくつか?

4)二つの2ビットの2進数A、Bがあるとき、
(i) A>Bのとき、出力が1となる論理関数fの真理値表を描け
(ii) (i)で得られた真理値表より加法標準形で論理関数を表せ
(iii) (ii)の論理関数について、カルノー図を描き簡単化を行え。
(vi) 簡単化された論理関数を実現せよ。
この時、2進数AのMSBをA1、LSBをA0、BのMSBをB1、LSBをB0とせよ。

5)上記1)の論理関数の回路図をなるべく少ないトランジスタ数で実現せよ。
また、そのときのトランジスタ数はいくつか?

6)上記4)でA=Bの時だけ、出力が1となる回路を同様の手順で設計せよ。
この時、2進数AのMSBをA1、LSBをA0、BのMSBをB1、LSBをB0とせよ。

7)講義で示した2入力1出力マルチプレクサをなるべく少ないトランジスタ数で回路を実現せよ。
また、そのときのトランジスタ数はいくつか?

8)半加算器と全加算器を用いて、4ビットの数A=(A3,A2,A1,A0)、B=(B3,B2,B1,B0)の加算器を設計せよ。
半加算器と全加算器として、下記のシンボルをもちいよ。

以上