Dラッチ（D-LATCH）とDフリップフロップ(D-FF)

クロックを用いる同期型のみ
教科書では、１ビットのデータを保持するもの（２安定回路）をフリップフロップと呼んでいるが、現実のデジタル回路ではクロックという制御信号を使用するので、ここではクロックを用いるものだけを取り扱う。

最も単純なD型のみ
教科書では、SR/JK/Tなどの色々なFFを取り扱っているが、現実には種々のFFを区別して設計する重要性はなくなっているので、ここではもっとも単純なDタイプのラッチおよびDタイプのフリップフロップのみ取り扱う。（以前はSR/JK/T/DのようなFFのタイプを切り替えることで、回路素子数を減らしたりしたが、現在ではFFの変換は自動化されている。）

クロックとは何か？

通常のデジタル回路はこのクロック信号の電圧レベルや、電圧の立ち上がりエッジなどを利用して一斉に動作する。このことを、クロックに同期して動作するという。
クロックの周期が 10ns （10ナノ時間）であれば、クロック周波数はその逆数であり、100MHzとなる。
PentiumIII 500MHzのパソコンでは、クロック周期は 2ns であり、2nsごとに新たな命令の実行を開始する。
通常のデジタル回路ではクロックに同期して（クロックの立ち上がりエッジごとに）、回路がなんだかの動作を行う。したがって、クロック周波数が高いほど（クロック周期が短いほど）高性能である。

Dラッチの動作説明図	Dラッチの動作波形クロックHIGHではデータが転送クロックLOWではデータ保持

Dラッチのシンボル	Dラッチの回路図の一例

Clock＝’１’の時	Clock＝’０’の時

Dフリップフロップの構成 Dラッチ２つで作れる	Dフリップフロップの動作説明図

クロック＝’０’　LOWレベルの時	クロック＝’１’　HIGHレベルの時

Dフリップフロップの動作波形クロック立ち上がりエッジでデータを転送その他の期間ではデータ保持	Dフリップフロップのシンボル三角形がエッジトリガを示す

シンボル	名称	意味
tC	サイクルタイム	動作する周期、スペックでは最小値が規定される。
tS	セットアップタイム	クロックエッジに対するデータを用意する時間、スペックでは最小値が規定される。
tH	ホールドタイム	クロックエッジに対してデータを保持する時間、スペックでは最小値が規定される。
tKQ	アクセスタイム	クロックエッジからデータ出力までの時間、スペックでは最大値が規定される。

HW-6　　学籍番号　名前　日付　を書いて　提出すること。

１）　以下の波形をDラッチと、Dフリップフロップに入力した。それぞれの出力波形を示せ。

２）　上記１）と同じクロック、データ入力波形を以下のような、Dラッチ2段とD-FF2段の回路に入力した場合の出力端LB、FBの波形を示せ。LAとFAは上記１）に対応する。

３）　以下の回路の出力端LOUTとFOUTの動作波形を示せ。
　　　但し、NOT回路の遅延時間は1ns、Dラッチ/D-FFの遅延時間を2ns、
　　　クロックのサイクルタイムを20nsとし、
　　　Dラッチ/D-FFの初期値（初期の出力値）を’０’とする。

４）　以下の回路の出力端OUT1とOUT2の動作波形を示せ。
　　　OUT1とOUT2はある周期で同じ波形を繰り返す。
　　　クロックの周期を10nsとすると、OUT1とOUT2の周期はいくらか？

５）　説明したように、デジタル回路ではD-FFを介して、組み合せ回路がデータの交換を
　　　クロックの立ち上がりエッジに同期して行い、データ処理を行う。
　　　２）の結果を復習して、以下の回路図のD-FFをDラッチに変更するとうまく
　　　動作しないことを説明せよ。

以上