



解答用紙のみ回収、解答は解答用紙へ！


1. 以下のDラッチと、Dフリップフロップを含む回路の出力波形を示せ。NOT回路の遅延を1ns、ラッチ・フリップフロップの遅延を2nsとし、ラッチ・フリップフロップの初期値は“0”とする。（10点）



2. 以下の順序回路の状態遷移図を完成させよ。（10点）




3. 以下の順序回路の動作波形図を完成させよ。但し、Q1、Q2の初期値を‘0’とする。（10点）



4. 以下のブール式で示される組み合わせ回路をNANDゲートとNOTゲートのみを用いて設計せよ。また、組み合わせ回路の機能をなんというか？（6+4点）



$$Y = \bar{A} \cdot B + A \cdot \bar{B}$$

5. RESET付D-FFを用い以下の手順にしたがって、整数値で示して0→7→1→6→2→5→3→4→0→7→1...を繰り返すカウンタを設計せよ。(各9点×4=36点)
- (i) Q2をMSB、Q0をLSBとして、以下のような回路構成にする。組み合わせ回路のカルノー図を作成し、簡単化を行え(適切に○で囲め!)
- (ii)簡単化された加法標準形のブール式を示せ。
- (iii) (ii)の結果より、NOTとNANDだけを用いて、組み合わせ回路を実現せよ!
- (iv) その組み合わせのトランジスタ数はいくつか?



Q2	Q1	Q0	D2	D1	D0
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0			
1	0	1			
1	1	0			
1	1	1			


6. 以下の回路図は3ビットの数A=(A2, A1, A0)とB=(B2, B1, B0)の加算をし、4ビットの数S=(S3, S2, S1, S0)を出力する回路である。この組み合わせ回路をDフリップフロップを用いて、3段のパイプライン動作するように回路変更せよ。部分点も加算するので、白紙ではなく回路を書くこと!(24点)




Dフリップフロップ

学籍番号: _____ 名前: _____ ;


100



2. (10点)



3. (10点)



4. (10点)

名称: _____ ;

5. (各9点×4=36点)


(i)

	Q1, Q0			
D2	00	01	11	10
Q2	0			
	1			

	Q1, Q0			
D1	00	01	11	10
Q2	0			
	1			

	Q1, Q0			
D0	00	01	11	10
Q2	0			
	1			

(ii) D2 = _____ ;
 D1 = _____ ;
 D0 = _____ ;

(iii)  のような入力に丸(**NOT**)のあるシンボルを使わないこと。

(iv) 答え: _____ トランジスタ

6. (24点)