〇前回の補足
ビットエラー率とシンボルエラー率、
前回の宿題で、シンボルエラーレイト と ビットエラーレイトが混同しており、
すなおに計算するとシンボルエラーレイトになってしまいます。（申し訳ないです！）
以下に補足します。
シンボルとは情報を運ぶ単位のエラーであり、以下の場合は２ビットを固まりとして情報を送信しているので、シンボルは２ビットからなります。
シンボルエラーは図のようになります。
とすると
１）シンボルエラーは
SER=1/4(α＋2α＋2α＋α）=1.5 α
２）ビットエラー（バイナリ−）の場合は
BER(BIN)= 1/8（8α）=α
３）ビットエラー（グレイ）の場合は
BER(GRAY)=1/8(6α)=0.75α
ビットエラーレイトテスター（P156）
〇ランダムなデータを送信する（P158）
PRBSコード
P52のCOLUMN1（ランダムデータ）
PN9は５１１ビットで周期をもつ回路
シフトレジスタとXORによる回路（リニア・シードバック・シフトレジスター）という回路
〇P164のVHDLによるBERTの解析
著者よりのVHDLリスト list5-1.vhd
中間試験終了後に、大きめのレポートとして、このリストを用いたシミュレーション・回路合成課題を出す予定
講義の中で、回路構成をチェックする！
中間試験のについて
教科書・資料持込可・電卓持ち込み可
範囲：今日までのところ
主にでそうな内容
ASK,PSK,FSK(宿題１関連)
伝送システム構成（図３−７関連）
多ビットの同時送信（宿題２のような）
コンスタレーション・複素指数関数（宿題３のような）
雑音の種類・白色雑音
ビットエラー率・シンボルエラー率の計算、ERFCの使用（宿題４のような、および本日の追加説明）
PRBS回路の動作（宿題５のような）
では、がんばってください！
宿題５
（１）教科書P52の図C3-1のPN9回路で、FFの初期値を全て’１’とした時に、クロックの立ち上がり変化ごとに、PN9OUTの信号はどのように変化するかCLK１６サイクル分を示せ。
（２）初期値をALL０とするとどうなるか？
以上