デジタルシステム中間レポート（２０％）

教科書P１６４に与えられるビットエラーテスターを用いて、教科書PRBS９を用いたERROR発生回路のビットエラー率BERを測定する。

PRBS9によるERROR発生回路は以下のようにし、PRBS９の各FFの出力を右側から順に信号を選択し、ANDを取ることで実現している。

右側から１本のみを取った場合のVHDL記述が与えられている。右側から１、２、３、．．．９本取ってANDをした場合のそれぞれのBERを

VHDLシミュレーションで測定し、グラフ化せよ。

また、９本すなわち全てを取ってANDした場合にERRORが発生している部分のシミュレーション波形をレポート示せ。

締切：７月３日のデジタルシステムの講義

レポートに記載すべき内容

１）　学籍番号　名前

２）　本数とBERの関係を示すグラフ

３）　９本全てANDした場合のERROR発生部のシミュレーション波形

４）　上記２のグラフがそのような特性を示す考察

本レポートは成績評価の２０％を占めるので、満点をとるようにがんばってください！

BERTのVHDL（教科書のリスト5-1をやや修正している）　bert.vhd

テストベンチ（以下動作波形が得られる）　bert_test.vhd

• TXD(0)とTXD(1)は１サイクルずれたランダムデータ出力であるが、BERT内で、比較に１サイクルのずれがあるので、このように用いている。
• BERはERRORCOUNTER値とBITCOUNTER値の比である
• 講義中に、シミュレーションでのデモを紹介するが、VHDL関連の情報は以下の吉田先生のページが参考になります。
• 参考：　吉田先生のVHDLのページ　http://www.fts.ie.u-ryukyu.ac.jp/eda/

以下動作波形、上記添付２ファイルをそのままシミュレーションしている。

以上