

# H11 沖縄情報通信ワークショップ

---

## 「PCアーキテクチャの変遷と システムLSIの今後」

99/11/11

琉球大学 工学部 情報工学科

和田 知久

wada@ie.u-ryukyu.ac.jp


<http://bw-www.ie.u-ryukyu.ac.jp/~wada/>

# アウトライン


---

- PCアーキテクチャの変遷
  - PC/XTから近未来PC
  - LSIの進歩による性能向上と低コスト化
- システムLSI時代のLSIは...

# 初代PC/XTのアーキテクチャ




# PentiumPCのアーキテクチャ




HOST BUSの分離で、MPUと主記憶、グラフィックの周波数が分離

# PentiumII PCのアーキテクチャ



L2 BUSの分離し、MPU周波数の1 / 2に設定


# 近未来PCのアーキテクチャ




高速シリアル / 低ピンカウントBUSで低ピン化

# Direct RAMBUS

- 400MHz clockの両エッジデータ転送
- 18bitデータバス、アドレスバスも8ビットと少ない
- 最大2 Byte x 800MHz = 1.6GB/s
- 現状の100MHz SDRAM, 64bitバス(800MB/s)の2倍
- 但し、Latencyが遅めで、既存アプリで性能上がらず。



# あるPentiumII PCマザーボード



PCを構成するLSI数は減った。ソケットが面積を決める。

# PCアーキテクチャのトレンド

- 集積化され、LSI数が減少中。
- USB, IEEE1394の高速シリアルインターフェイスで低ピン化、ソケットも減る。
- Rambus採用での64 16ビットバス化
- 高性能 + 小型化
- コスト的 技術的に難しいものは集積化されにくい。(低コストDRAM 高速通信)

# PentiumII PCでのLSI

■ MPU (1)	INTEL / AMD	独壇場
■ Cache SRAM (2)	NEC / Toshiba....	集積される
■ コアチップセット (1-3)	INTEL / VIA	グラフィックスを取りこむ
■ DRAM (4-8)	Samsung / Micron..	コストで日本苦しい
■ BIOS (1)	AMI / Phenix	ソフトウェア
■ I/Oコントローラ (1)	???	低コスト、集積される
■ グラフィックCNTL(1)	Matrox / ATI / S3	独壇場 Intel参入
■ フレームバッファ (2)	Micron / NEC..	集積化されそう
■ LAN/MODEM (1)	3Com etc.	まだ高性能化続く
■ SOUND (1)	Creative etc.	集積される
■ 電源系	Maxim etc.	安いが必要

# PCでのLSI(1)

- まだしばらくLSI数が減る。  
微細化による高集積  
1ピンあたりの高バンド幅化でPKGのI/O数がネックにならない。  
Rambus, USB, IEEE1394
- LSIを設計できるのはIntelと限られたシステム力のあるメーカーに限られている。
- メモリのコスト競争で日本がやられたら、PCから日本製のLSIはなくなる(かも?)。
- 何かの新しい機能を考えないとPCビジネスに参入できない!

# PCでのLSI(2)

- アーキテクチャとOSはIntelとマイクロソフトがおさえている。
- PCでのLSIビジネスのシェアUPは困難。システム力が独自技術力がKEY!
- 最終製品(システム)を規定するところが結局は非常に有利。ゲーム機に期待。

# 今後のシステムLSIへの教訓(1)

## 発想転換

- 自分たちのシステムを持たないと  
先行できないし、イノベーションも生きない！

システム開発の一員としてLSIを作る。  
部品ではなくシステムを作る。

## ブレイク スルー

- 大規模集積時のピンボトルネックを  
高速シリアルデータ転送で解決！

高速転送、アナログ設計も重要！  
最近のISSCCのペーパーの多くはアナログぽい。  
信号処理によるバックアップ

# 今後のシステムLSIへの教訓(2)

## ソフトとハードの協調

- $\mu P + S/W +$  大型専用マクロ(=IP?)  
S/WでできることはS/Wでフレキシブルにやる。  
S/WでやれないことはH/Wでやる。

ASIC vs  $\mu P$ ではなく、同時に集積される時代になった。  
大きな機能を実行するH/Wマクロが最高性能を決める。  
LSIの進歩とともにそれら新マクロはS/W化。  
アーキテクチャ屋はユニットの配置組合せ/数を最適化し、  
LSI屋は新ユニットを提供する必要がある。

## 並列動作

- 多量な処理は大パラレル演算

類似処理の並列度が高い場合、SIMDプロセッサ有効

# 今後のシステムLSIへの教訓(3)

## メモリも 集積

- フレームバッファのような高メモリBWが必要時にメモリ集積が大きなメリットに!

大きく成功しているのは、BWによる性能UPと小面積の2つのニーズのあるアプリケーション。

## 超ゲート数

- DCT, FFT, FIRなど複雑演算器を多数つかう複雑な信号処理が実現できる。

簡単な処理はS/W化してゆく。

新IP開発には、信号処理のアルゴリズムの勉強必要。

低レベル(回路レベル)の最適化ではシステムレベルの最適化にかなわない。

# システムLSI時代のLSIは...

- MPU + メモリという簡単な定義ではない。
- アプリケーションによって千差万別の構成。
- きらりと光るシステムLSIには特徴がある。
  - 高周波I/Oによるピンボトルネック解消
  - 特殊複雑H/Wが性能のKEY
  - メモリ内蔵によるI/O BWの大幅改善
  - 複雑な信号処理アルゴリズム
- 相当複雑な信号処理・演算が可能  
焦点は回路でなく、アルゴリズム

部品を設計する発想からシステムを設計する発想へ  
そしてオリジナルな競争力のある技術の開発