WORK9

ここではx86プロセッサには出荷数量でおよばないが、それでもNintendo64やPlayStationそして多数のレーザプリンター等で用いられているRISC型MPUのMIPSプロセッサの一部の命令を実行するminimipsプロセッサを設計する。

minimipsプロセッサ仕様

＊＊　refer to the section 5.1-5.3 of Morgan Kaufmann Publisher, "COMPUTER ORGANIZATION & DESIGN: the hardware / software interface 2nd", John L. Hennessy and David A. Patterson
＊＊　日経ＢＰ社「コンピュータの構成と設計」第２版、パターソン＆ヘネシー、第５．１〜５．３章参照

サポート命令

マシンアーキテクチャ

命令フォーマット

• 命令の機械語フォーマットを説明する。この例では、各フィールドの値は10進法で示してある。
• ＭＩＰＳの命令はすべて32ビット長

• opフィールドとfuncフィールドで操作を指定する。
• ｒｓはソースレジスタ、rtも通常はソースレジスタ、rdはデスティネーションレジスタ

アドレスについて

• 通常メモリは各バイト（8ビット）ごとに、アドレスが与えられている。
• MIPSの命令はすべて32ビット長すなわち、4バイトの大きさを持つ
• したがって、命令コードは０番地、４番地、８番地のように４番地おきに指定される。

• したがって、"beq R1, R2, 25"や"j 2500"のように命令のアドレスを指定する数値は４分の１の大きさの値を使用している。これにより広い範囲のアドレス空間を指定できる。

命令ROMとデータRAMのアドレスについて

• 命令ROMは６４ワードX３２ビット構成であり、２５６バイトの大きさを持つ。０番地より２５５番地のアドレスを命令ROMに割り当てる。
• データRAMも同じく６４ワードX３２ビット構成であり、２５６バイトの大きさを持つ。２５６番地より５１１番地のアドレスを割り当てる。
• ５１２番地以上のアドレスは不使用とする。

課題

• 今回、上記minimipsプロセッサをVHDLにて実現し、８ワード（ワード＝４バイト）のソーティング（バブルソート）を実行する。
• バブルソートプログラムが入った命令ROMと初期データが格納されたデータRAMのVHDLモデルを与える。
• 以下のファイルを理解して、minimips.vhdを自分で完成させて、バブルソートが実行できるようにする。
• Reset信号が０に解除された後、プログラムカウンタ：PC=0番地として、実行を開始する。

命令ROM　irom.vhd

データRAM　dram.vhd

使用パッケージ　alu_pkg.vhd

テストベンチ　test_minimips.vhd

作成するMPU　minimips.vhd

補足説明（１）： 命令ROM "irom.vhd"

entity IROM is
　　port ( Add : in unsigned (5 downto 0);
　　　　　　　　Dout : out unsigned (31 downto 0) );
end entity IROM;

• IROMはアドレス入力信号６ビットに対して、３２ビットデータを出力する組み合せ回路である。
• VHDLでは定数アレイROMに対して、
  Dout <= ROM ( TO_INTEGER(Add) ) after 10ns;
  なる記述で読み出しを行っている。TO_INTEGERはIEEE.NUMERIC_STDの関数であり、unsignedをIntegerに変換する。
• RAMは３２ビット（＝４バイト）構成であるので、Add入力にはプログラムカウンタPCの７ビット目から２ビット目を入力する、PC(7 downto 2)。

補足説明（２）：　バブルソートプログラム

• バブルソートでは２５６番地から始まる８ワードのアレイに対して値の大きい数値を下位のアドレスからソートする。
• アレイの先頭番地は３８４番地のワードに記憶されている。
• アレイの大きさはバイトを単位として３８８番地に記憶されている。ここでは８ｘ４＝３２である。
• ワードの大きさをバイト単位とすれば、４でありこれが３９２番地に記憶されている。

データRAMの内容

命令ROMの内容

補足説明（３）： データRAM　 "dram.vhd"

entity DRAM is
　　　　port ( Add : in unsigned (5 downto 0);
　　　　　　　　　Clock : in std_logic;
　　　　　　　　　　　　WE : in std_logic;
　　　　　　　　　　　Din : in unsigned (31 downto 0);
　　　　　　　　　　Dout : out unsigned (31 downto 0) );
end entity DRAM;

• DRAMはデータの読み出しに関しては、アドレス入力信号６ビットに対して、３２ビットデータを出力する組み合せ回路である。
• 書き込みに対しては、Clock入力の立ち上りエッジでWE信号が’１’の時に書き込みが行われる。

補足説明（４）： minimipsマイクロプロセッサ例１（シングルサイクル実行版）　 "minimips.vhd"

entity MINIMIPS is
　　port ( Clock : in std_logic;
　　　　　　　　Reset : in std_logic; -- reset when it is '1'
　　　　　　　　　Iadd : out unsigned (5 downto 0); -- Address for IROM
　　　　　　　　　Inst : in unsigned (31 downto 0); -- Instruction from IROM
　　　　　　　　　Dadd : out unsigned (5 downto 0); -- Address for DRAM
　　　　　　　　　　　WE : out std_logic; -- DRAM Write Enable
　　　　　　　　Wtdata : out unsigned (31 downto 0); -- Write data to DRAM
　　　　　　　　Rddata : in unsigned (31 downto 0) ); -- Read data from DRAM
end entity MINIMIPS;

• 以下にコントロール系統以外のminimipsの構成例を示す。
• minimipsでPC,RFILEのみがクロックの立ち上りエッジで書き込みが発生する順序回路であり、他は組合せ回路で構成できる。
• ”＆”はビット連結、”＋”は加算器、”M”はマルチプレクサ、”SE”は符号を保存したビット幅の拡張器である。
• それぞれの命令に対してこの図の各ユニットがどのように動作し、データが流れるかを理解できれば、設計はできる。まず、各命令に対する動作を理解せよ。