This HP will be officially open at 2003/Oct/1st! |
2003年10月1日より正式OPENです。 |
This program is |
主催:琉球大学工学部情報工学科 |
| |
|
|
UNIV. OF
THE RYUKYUS |
琉球大学 LSI |
The digital design contest for studentsusing HDL (VHDL or Verilog)will be held bythe Information Engineering Department ofthe Univ. of the Ryukyus.Pre-selected presenters will be invited tothe Island Okinawa coming 2004/MARCHfor presenting their summary.Please join the contest and enjoy Okinawa! |
琉球大学情報工学科主催にて、学生対象(修士以下の大学生、高専生)にHDL(VHDL, VerilogHDL)を用いたデジタル設計コンテストを開催します。どうぞ奮って挑戦ください!優秀者には沖縄での発表会への招待し、参加者全員にオリジナルTシャツがでる予定。 |
Target: SubBytes Transform circuit for AES Cipher |
設計課題:共通鍵暗号AES用SubBytes変換回路 |
Who can join: If you want to join, please let
Final Report dead line : 2004/Feb/6. |
参加資格:大学・高専生による3人以下のチーム 参加申し込み:2004年1月16日までに、 最終レポート締め切り: 2004年2月6日(金) |