SYNOPSYS SILICON-SEA-BELT 
DESIGN CONTEST 2002

シノプシス･シリコンシーベルト
デザインコンテスト２００２

The digital design contest for students

using HDL (VHDL or Verilog)

will be held by

the Information Engineering Department of

the Univ. of the Ryukyus.

Pre-selected presenters will be invited to

the Island Okinawa coming 2002/MARCH

for presenting their summary.

Please join the contest and enjoy Okinawa!

琉球大学情報工学科主催にて、

学生対象（修士以下の大学生、高専生）に

ＨＤＬ(VHDL, VerilogHDL)を用いた

デジタル設計コンテストを開催します。

どうぞ奮って挑戦ください!

優秀者には沖縄での発表会への招待

と豪華副賞多数が、

参加者全員にオリジナルTシャツがでる予定。

Target: Error Correction Circuit 
Using Difference-set Cyclic code

設計課題：差集合巡回符号エラー訂正回路

Design Specification

If you want to join, please let
wada@ie.u-ryukyu.ac.jp know until 02/Jan/18.

Final Report dead line : 2002/Feb/15.

Conference: Okinawa @ 2002/March/8

参加申し込み：2002年１月18日までに、
wada@ie.u-ryukyu.ac.jp　へメイル

最終レポート締め切り： 2002年2月15日（金）

発表会：　琉球大学（沖縄）＠2002年3月8日(金）